



#5

Patent  
258/113

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

S. Shinotsuka et al.

Serial No.: 09/710,196

Filed: November 10, 2000

For: PHOTO-SENSOR CIRCUIT AND  
OPERATING METHOD

Group Art Unit: 2612

Examiner: N/A

## TRANSMITTAL OF PRIORITY DOCUMENT UNDER 37 CFR 1.119

Box NO FEE

Assistant Commissioner for Patents  
Washington, D.C. 20231

Sir:

Applicant hereby claim the right of priority under 35 USC §119 based on the  
following patent application:

| Application No. | Country | Filing Date       |
|-----------------|---------|-------------------|
| 11-359622       | Japan   | November 12, 1999 |

CERTIFICATE OF MAILING  
(37 C.F.R. §1.8a)

I hereby certify that this paper (along with any referred to as being attached or enclosed) is being deposited with the United States Postal Service on the date shown below with sufficient postage as First Class Mail in an envelope addressed to the Assistant Commissioner for Patents, Washington, D.C. 20231.

\_\_\_\_\_  
4-27-01  
Date of Deposit

\_\_\_\_\_  
Saundra L. Carr  
Name of Person Mailing Paper  
\_\_\_\_\_  
Saundra L. Carr  
Signature of Person Mailing Paper



Patent  
258/113

Attached hereto is the certified copy of the patent application from which  
priority is being claimed.

Respectfully submitted,

LYON & LYON LLP

Dated: April 26, '01

By: Conrad R. Solum, Jr.  
Conrad R. Solum, Jr  
Reg. No. 20,467

633 West Fifth Street, Suite 4700  
Los Angeles, California 90071-2066  
(213) 489-1600



日 本 国 特 許 庁  
PATENT OFFICE  
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

1999年11月12日

出 願 番 号

Application Number:

平成11年特許願第359622号

出 願 人


Applicant (s):

本田技研工業株式会社

2001年 1月 5日

特許庁長官  
Commissioner,  
Patent Office

及 川 耕 造



出証番号 出証特2000-3108631

【書類名】 特許願

【整理番号】 E99-300

【提出日】 平成11年11月12日

【あて先】 特許庁長官殿

【請求項の数】 3

【発明者】

【住所又は居所】 埼玉県狭山市新狭山1丁目10番地1 ホンダエンジニアリング株式会社内

【氏名】 篠塚 典之

【発明者】

【住所又は居所】 埼玉県狭山市新狭山1丁目10番地1 ホンダエンジニアリング株式会社内

【氏名】 武部 克彦

【特許出願人】

【識別番号】 000005326

【住所又は居所】 東京都港区南青山二丁目1番1号

【氏名又は名称】 本田技研工業株式会社

【代表者】 吉野 浩行

【代理人】

【識別番号】 100077746

【住所又は居所】 神奈川県横浜市中区弁天通り2丁目25番地 関内キャピタルビル6F

【弁理士】

【氏名又は名称】 鳥井 清

【電話番号】 045-201-7858

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

特平 1 1 - 3 5 9 6 2 2

【包括委任状番号】 9806413

【書類名】 明細書

【発明の名称】 光センサ回路

【特許請求の範囲】

【請求項 1】 光信号を検知して電気信号に変換する光センサ素子（PD）と、その光センサ素子の寄生容量（C1）の電荷を充放電するための第1のMOS型トランジスタ（Q1）と、前記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ（C2）と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第2のMOS型トランジスタ（Q2）と、前記コンデンサの端子電圧を増幅するための第3のMOS型トランジスタ（Q3）と、その増幅された画素信号を選択的に出力させる第4のMOS型トランジスタ（Q4）とからなり、画素信号を蓄積する前に一定時間第1のMOS型トランジスタと第2のMOS型トランジスタとをオンにして、前記光センサ素子の寄生容量と前記コンデンサとの充放電を行って両者の端子電圧を同じにしたのち、一定の蓄積時間の経過後に第2のMOS型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第4のMOS型トランジスタをオンにするようにしたことを特徴とする光センサ回路。

【請求項 2】 光信号を検知して電気信号に変換する光センサ素子（PD）と、その光センサ素子のセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第1のMOS型トランジスタと、光信号の検出時にその第1のMOS型トランジスタのドレイン電圧を所定時間だけ低い電圧に設定してソースに接続された前記光センサ素子の寄生容量（C1）に蓄積された電荷の充電を制御する初期設定手段と、前記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ（C2）と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第2のMOS型トランジスタ（Q2）と、前記コンデンサの端子電圧を増幅するための第3のMOS型トランジスタ（Q3）と、その増幅された画素信号を選択的に出力させる第4のMOS型トランジスタ（Q4）とからなり、画素信号を蓄積する前に第2のMOS型トランジスタをオンにするとともに、初期設定手段の電圧をローレベル状態として前記光センサ素子の寄生容量と前記コンデンサの端子電圧をローレベル状とし、一定時間の経過後に初期設定手段の

電圧をハイレベル状態に切り換えて画素信号の蓄積を開始させたのち、一定の蓄積時間の経過後に第2のMOS型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第4のMOS型トランジスタをオンにするようにしたことを特徴とする光センサ回路。

【請求項3】 イメージセンサの1画素分の構成要素とするようにしたことを特徴とする請求項1または請求項2の記載による光センサ回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】

本発明は、光信号を検知して電気信号に変換する、特にシャッタ機能を有する光センサ回路に関する。

【0002】

【従来の技術】

イメージセンサの1画素分の構成要素となるシャッタ機能（サンプルアンドホールド機能）を有する光センサ回路としては、図1に示すように、光信号を検知して電気信号に変換する光センサ素子としてのフォトダイオードPDと、そのフォトダイオードPDの寄生容量であるコンデンサC1の電荷を充放電するためのMOS型トランジスタQ1と、フォトダイオードPDの端子電圧を画素信号として蓄積するためのコンデンサC2と、コンデンサC1の電荷をコンデンサC2へ転送するためのMOS型トランジスタQ2と、コンデンサC2の端子電圧を増幅するためのMOS型トランジスタQ3と、その増幅された画素信号を選択的に出力させるMOS型トランジスタQ4とからなっている。

【0003】

このように構成された光センサ回路において、従来では、図9に示すような各部信号のタイミングをもって動作させるようにしている。

【0004】

すなわち、タイミング $t_1 \sim t_2$ において駆動電圧 $V_1$ をハイレベルにすることによってトランジスタQ1をオン状態にし、フォトダイオードPDの寄生容量であるコンデンサC1に電荷を充電する。そして、タイミング $t_2 \sim t_3$ におい

て、コンデンサC 1に充電された電荷は、フォトダイオードPDに光が入射することによって流れるセンサ電流に比例した電荷が放電される。

【0 0 0 5】

次に、タイミングt 3～t 4においてトランジスタQ 2をオンにして、コンデンサC 1の電荷をコンデンサC 2に転送する。そして、タイミングt 4～t 5においてトランジスタQ 4をオンにすると、トランジスタQ 3によって制限されるが電源V 5から電流が供給されて、抵抗Rを介して画素信号がV o u tとして出力される。

【0 0 0 6】

なお、この光センサ回路の構成にあっては、タイミングt 4以後にトランジスタQ 2がオフ状態になるとコンデンサC 2の電荷が保持されることになり、次にトランジスタQ 2をオンにすることによってコンデンサC 1の電荷をコンデンサC 2に転送するまではコンデンサC 2の電荷は一定となる。つまり、トランジスタQ 2がオフの期間（コンデンサC 2の保持期間）は、コンデンサC 1の端子電圧V c 1が変化しても画素信号としては同じ出力が得られることになる。

【0 0 0 7】

以上のような光センサ回路とすることによって、画素単位でシャッタ機能をもたせることが可能となるため、シャッタの開放時間の制御などが可能になる。

【0 0 0 8】

また、図1 0はシャッタ機能を有する光センサ回路の他の構成を示しており、ここでは特に、コンデンサC 2の電荷を充放電するためのM O S型トランジスタQ 5が設けられている。

【0 0 0 9】

そして、このように構成された光センサ回路にあっても、前述の場合と同様に動作するが、この場合は特に、図1 1に示すように、タイミングt 6～t 7においてトランジスタQ 5をオンにすると、コンデンサC 2の電荷が放電されて画素信号が初期化されるようになっている。

【0 0 1 0】

【発明が解決しようとする課題】



図 1 に示すように構成された光センサ回路では、トランジスタ Q 2 の働きによってコンデンサ C 1 の端子電圧  $V_{c1}$  をコンデンサ C 2 に転送できるが、コンデンサ C 2 の電荷は次にトランジスタ Q 2 がオンになるまで保持されている。したがって、コンデンサ C 1 の端子電圧  $V_{c1}$  とコンデンサ C 2 の端子電圧  $V_{c2}$  が異なる場合は、トランジスタ Q 2 がオンとなる前のコンデンサ C 1 の端子電圧  $V_{c1}$  がコンデンサ C 2 に正確に反映されず、再現性が悪いという問題がある。

## 【0011】

光信号の検知を連続して行わせたときのコンデンサ C 1 およびコンデンサ C 2 に蓄積される電荷の状態を、図 1 2 にモデル的に示している。

## 【0012】

また、図 1 0 に示すように構成された光センサ回路では、コンデンサ C 2 の電荷がトランジスタ Q 5 によって充放電可能なため、コンデンサ C 1 の端子電圧  $V_{c1}$  は再現性良くコンデンサ C 2 に転送されるが、コンデンサ C 2 の信号分はコンデンサ C 1 の信号分より小さくなってしまいう問題がある。

## 【0013】

そのときのコンデンサ C 1 およびコンデンサ C 2 に蓄積される電荷の状態を、図 1 3 にモデル的に示している。

## 【0014】

## 【課題を解決するための手段】

本発明は、図 1 に示す光センサ回路にあって、コンデンサ C 2 の電圧再現性を防止するべく、トランジスタ Q 1 をオンにしてフォトダイオード P D の寄生容量であるコンデンサ C 1 の充放電を行わせるに際して、トランジスタ Q 2 をオンにしてコンデンサ C 2 の充電状態を初期化するようにしている。

## 【0015】

また、本発明は、コンデンサ C 2 の電圧低下を防止するべく、シャッタが開放状態となる期間中は、サンプルアンドホールド用のトランジスタ Q 2 をオンにして、コンデンサ C 1 の端子電圧  $V_{c1}$  がコンデンサ C 2 に常時伝達されるようにしている。

## 【0016】

そして、本発明では、ダイナミックレンジが広く、かつ再現性良く画素信号が得られるようにするべく、シャッタ機能に加えて電源電圧  $V_2$  を切り換えることによる対数動作を行わせる初期設定手段をとるようにしている。

【0017】

【実施例】

本発明に係る光センサ回路は、図1に示すように、光信号を検知して電気信号に変換する光センサ素子としてのフォトダイオードPDと、そのフォトダイオードPDの寄生容量であるコンデンサC1の電荷を充放電するためのMOS型トランジスタQ1と、フォトダイオードPDの端子電圧を画素信号として蓄積するためのコンデンサC2と、コンデンサC1の電荷をコンデンサC2へ転送するためのMOS型トランジスタQ2と、コンデンサC2の端子電圧を増幅するためのMOS型トランジスタQ3と、その増幅された画素信号を選択的に出力させるMOS型トランジスタQ4とによって構成されている。

【0018】

このように構成された光センサ回路において、本発明では、特に、図2に示すように、各部駆動の制御信号を与えることにより、光信号に応じた電気信号が得られるようにしている。

【0019】

すなわち、タイミング  $t_1 \sim t_2$  において駆動電圧  $V_1$  をハイレベルにすることによってトランジスタQ1をオン状態にし、フォトダイオードPDの寄生容量であるコンデンサC1に電荷を充電する。そして、タイミング  $t_2 \sim t_3$  において、コンデンサC1に充電された電荷は、フォトダイオードPDに光が入射することによって流れるセンサ電流に比例した電荷が放電される。

【0020】

この間のタイミング  $t_1 \sim t_3$ （シャッタ開放期間）ではトランジスタQ2もオン状態になっており、コンデンサC1の端子電圧  $V_{c1}$  とコンデンサC2の端子電圧  $V_{c2}$  とが同一になっている。

【0021】

そして、タイミング  $t_3$  におけるトランジスタQ2のオフによってコンデンサ

C 2 の端子電圧  $V_{c2}$  は保持状態になる。

【0 0 2 2】

次に、タイミング  $t_4 \sim t_5$  においてトランジスタ  $Q_4$  をオンにすると、トランジスタ  $Q_3$  によって制限されるが電源  $V_5$  から電流が供給されて、抵抗  $R$  を介して画素信号が  $V_{out}$  として出力される。

【0 0 2 3】

なお、この光センサ回路の構成にあっては、タイミング  $t_3$  以後にトランジスタ  $Q_2$  がオフ状態になるとコンデンサ  $C_2$  の電荷が保持されることになり、次にトランジスタ  $Q_2$  をオンにすることによってコンデンサ  $C_1$  の電荷をコンデンサ  $C_2$  に転送するまではコンデンサ  $C_2$  の電荷は一定となる。つまり、トランジスタ  $Q_2$  がオフの期間（コンデンサ  $C_2$  の保持期間）は、コンデンサ  $C_1$  の端子電圧  $V_{c1}$  が変化しても画素信号としては同じ出力が得られることになる。

【0 0 2 4】

したがって、図 1 に示す光センサ回路を図 2 に示すように動作させることによって、4 トランジスタ構成でありながら再現性の良い画素信号  $V_{out}$  を得ることができるようになる。

【0 0 2 5】

また、図 3 は本発明による光センサ回路の他の実施例を示している。

【0 0 2 6】

この実施例では、特に、MOS 型トランジスタ  $Q_1'$  として、フォトダイオード PD のセンサ電流を弱反転状態で対数特性をもって検出電圧に変換するものを用いるようにしている。そして、そのトランジスタ  $Q_1'$  のドレイン側の電源電圧  $V_2$  を所定時間だけ定常値（ハイレベル）よりも低い電圧値（ローレベル）に設定して、ソース側に接続されたフォトダイオード PD の寄生容量であるコンデンサ  $C_1$  に蓄積された電荷を放電させて初期化する電圧コントローラ 1（初期設定手段）を設けるようにしている。

【0 0 2 7】

このように構成された光センサ回路の動作について、図 4 に示す各部信号のタイムチャートとともに、以下説明をする。

【 0 0 2 8 】

電源電圧  $V_1$  は、トランジスタ  $Q_1'$  に流れる電流が電源電圧  $V_2$  をハイレベル状態としたときに弱反転状態で対数特性を有する検出電圧に変換される電圧値に設定されている。

【 0 0 2 9 】

この状態において、タイミング  $t_1 \sim t_2$  において駆動電圧  $V_2$  をローレベルにすると、トランジスタ  $Q_1'$  のドレイン・ソース間の電圧が大きくなることからトランジスタ  $Q_1'$  はオン状態となり、フォトダイオード PD の寄生容量であるコンデンサ  $C_1$  に電荷を放電させる。

【 0 0 3 0 】

次に、 $t_2$  の時点で駆動電圧  $V_2$  がハイレベルに切り換わり、タイミング  $t_2 \sim t_3$  において、フォトダイオード PD に流れるセンサ電流とトランジスタ  $Q_1'$  から供給される電流がつり合うような電圧でコンデンサ  $C_1$  に電荷が充電される。

【 0 0 3 1 】

このとき、トランジスタ  $Q_1'$  に流れる電流は弱反転状態で対数特性を有する検出電圧に変換されているため、コンデンサ  $C_1$  の端子電圧  $V_{c1}$  はフォトダイオード PD に入射した光量を対数変換出力したものとなる。

【 0 0 3 2 】

その間のタイミング  $t_1 \sim t_3$  (シャッタ開放期間) ではトランジスタ  $Q_2$  もオン状態になっており、コンデンサ  $C_1$  の端子電圧  $V_{c1}$  とコンデンサ  $C_2$  の端子電圧  $V_{c2}$  とは同一になっている。

【 0 0 3 3 】

そして、タイミング  $t_3$  におけるトランジスタ  $Q_2$  のオフによってコンデンサ  $C_2$  の端子電圧  $V_{c2}$  は保持状態になる。

【 0 0 3 4 】

次に、タイミング  $t_4 \sim t_5$  においてトランジスタ  $Q_4$  をオンにすると、トランジスタ  $Q_3$  によって制限されるが電源  $V_5$  から電流が供給されて、抵抗  $R$  を介して画素信号が  $V_{out}$  として出力される。

## 【0035】

なお、この光センサ回路の構成にあっては、タイミング $t_3$ 以後にトランジスタ $Q_2$ がオフ状態になるとコンデンサ $C_2$ の電荷が保持されることになり、次にトランジスタ $Q_2$ をオンにすることによってコンデンサ $C_1$ の電荷をコンデンサ $C_2$ に転送するまではコンデンサ $C_2$ の電荷は一定となる。つまり、トランジスタ $Q_2$ がオフの期間（コンデンサ $C_2$ の保持期間）は、コンデンサ $C_1$ の電圧が変化しても画素信号としては同じ出力が得られることになる。

## 【0036】

したがって、図3に示す光センサ回路を図4に示すように動作させることによって、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を実現できるようになる。

## 【0037】

以上説明した本発明による光センサ回路を1画素分の構成要素として、それを一次元または二次元状に配設することによってイメージセンサを構成することができるようになる。

## 【0038】

図5は、図1に示す光センサ回路を1画素として二次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図中、2は各画素 $S$ に共通に設けられた画素選択回路であり、3は各画素 $S$ の画素信号を順次出力させるための信号選択回路である。

## 【0039】

図6は、このような構成によるイメージセンサの各部信号のタイムチャートを示している。

## 【0040】

この場合には、特に、タイミング $t_4 \sim t_5$ において、マトリクス状に配された各画素 $S$ の読出し走査が行われる。その際、各画素 $S$ としての光センサ回路におけるトランジスタ $Q_4$ をオンにすると、トランジスタ $Q_3$ によって制限されるが電源 $V_5$ から電流が各画素に供給され、各画素 $S$ の行に接続された抵抗 $R$ を介して画素信号 $V_{out}$ として出力されることになる。

【 0 0 4 1 】

したがって、このような構成によれば、4トランジスタ構成でありながら再現性の良い画素信号  $V_{out}$  が得られるようになる。

【 0 0 4 2 】

図7は、図3に示す光センサ回路を1画素として二次元のマトリクス状に配設したときのイメージセンサの構成例を示している。図中、1は各画素Sに共通に設けられた電圧コントローラであり、2は各画素Sに共通に設けられた画素選択回路であり、3は各画素Sの画素信号を順次出力させるための信号選択回路である。

【 0 0 4 3 】

図8は、このような構成によるイメージセンサの各部信号のタイムチャートを示している。

【 0 0 4 4 】

この場合にあって、前述の場合と同様に、タイミング  $t_4 \sim t_5$  においてマトリクス状に配された各画素Sの読出し走査が行われる。

【 0 0 4 5 】

なお、図6および図8に示すタイムチャートにあって、蓄積時間すなわち電源電圧  $V_3$  がハイレベルになっているシャッタ開放期間を  $t_4$  の時点まで長く設定することが可能である。

【 0 0 4 6 】

【発明の効果】

以上、本発明は、光信号を検知して電気信号に変換する光センサ素子 (PD) と、その光センサ素子の寄生容量 ( $C_1$ ) の電荷を充放電するための第1のMOS型トランジスタ ( $Q_1$ ) と、前記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ ( $C_2$ ) と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第2のMOS型トランジスタ ( $Q_2$ ) と、前記コンデンサの端子電圧を増幅するための第3のMOS型トランジスタ ( $Q_3$ ) と、その増幅された画素信号を選択的に出力させる第4のMOS型トランジスタ ( $Q_4$ ) とからなる光センサ回路にあって、画素信号を蓄積する前に一定時間第1の

MOS型トランジスタと第2のMOS型トランジスタとをオンにして、前記光センサ素子の寄生容量と前記コンデンサとの充放電を行って両者の端子電圧を同じにしたのち、一定の蓄積時間の経過後に第2のMOS型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第4のMOS型トランジスタをオンにするようにしたもので、再現性の良い画素信号を得ることができるという利点を有している。

## 【0047】

また、本発明は、光信号を検知して電気信号に変換する光センサ素子(PD)と、その光センサ素子のセンサ電流を弱反転状態で対数特性を有するセンサ電圧に変換する第1のMOS型トランジスタと、光信号の検出時にその第1のMOS型トランジスタのドレイン電圧を所定時間だけ低い電圧に設定してソースに接続された前記光センサ素子の寄生容量(C1)に蓄積された電荷の充電を制御する初期設定手段と、前記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ(C2)と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第2のMOS型トランジスタ(Q2)と、前記コンデンサの端子電圧を増幅するための第3のMOS型トランジスタ(Q3)と、その増幅された画素信号を選択的に出力させる第4のMOS型トランジスタ(Q4)とからなる光センサ回路にあって、画素信号を蓄積する前に第2のMOS型トランジスタをオンにするとともに、初期設定手段の電圧をローレベル状態として前記光センサ素子の寄生容量と前記コンデンサの端子電圧をローレベル状とし、一定時間の経過後に初期設定手段の電圧をハイレベル状態に切り換えて画素信号の蓄積を開始させたのち、一定の蓄積時間の経過後に第2のMOS型トランジスタをオフにして前記コンデンサをオープン状態としたうえで、第4のMOS型トランジスタをオンにするようにしたもので、残像の影響がなく、かつダイナミックレンジの広い対数出力を有するシャッタ機能を実現できて、再現性の良い画素信号を得ることができるという利点を有している。

## 【図面の簡単な説明】

## 【図1】

本発明による光センサ回路の一実施例を示す電気回路図である。

【図 2】

その一実施例における光センサ回路の各部信号のタイムチャートである。

【図 3】

本発明による光センサ回路の他の実施例を示す電気回路図である。

【図 4】

その他の実施例における光センサ回路の各部信号のタイムチャートである。

【図 5】

本発明による光センサ回路を 1 画素として二次元のマトリクス状に配設したときのイメージセンサの一構成例を示すブロック図である。

【図 6】

その一構成例におけるイメージセンサの各部信号のタイムチャートである。

【図 7】

本発明による光センサ回路を 1 画素として二次元のマトリクス状に配設したときのイメージセンサの他の構成例を示すブロック図である。

【図 8】

その他の構成例におけるイメージセンサの各部信号のタイムチャートである。

【図 9】

図 1 に示す光センサ回路を従来のように動作させたときの各部信号のタイムチャートである。

【図 1 0】

従来のシャッタ機能を有する光センサ回路の構成例を示す電気回路図である。

【図 1 1】

その従来の光センサ回路の動作時における各部信号のタイムチャートである。

【図 1 2】

図 1 に示す光センサ回路を従来のように動作させたときのコンデンサ C 1 およびコンデンサ C 2 に蓄積される電荷の状態をモデル的に示す図である。

【図 1 3】

図 1 0 に示す光センサ回路を従来のように動作させたときのコンデンサ C 1 およびコンデンサ C 2 に蓄積される電荷の状態をモデル的に示す図である。




【符号の説明】

- 1 電圧コントローラ（初期設定手段）
- 2 画素選択回路
- 3 信号選択回路


特平 1 1 — 3 5 9 6 2 2

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 1 0】




【図 1 1】



【図 1 2】



【図 1 3】





【書類名】 要約書

【要約】

【目的】 シャッタ機能を有する光センサ回路にあって、再現性の良い画素信号を得ることができるようにする。

【構成】 光信号を検知して電気信号に変換する光センサ素子（PD）と、その光センサ素子の寄生容量（C1）の電荷を充放電するための第1のMOS型トランジスタ（Q1）と、前記光センサ素子の端子電圧を画素信号として蓄積するためのコンデンサ（C2）と、前記光センサ素子の寄生容量の電荷をそのコンデンサへ転送するための第2のMOS型トランジスタ（Q2）と、前記コンデンサの端子電圧を増幅するための第3のMOS型トランジスタ（Q3）と、その増幅された画素信号を選択的に出力させる第4のMOS型トランジスタ（Q4）とからなり、画素信号を蓄積する前に一定時間第1のトランジスタと第2のトランジスタとをオンにして、前記光センサ素子の寄生容量と前記コンデンサとの充放電を行って両者の端子電圧を同じにしたのち、一定の蓄積時間の経過後に第2のトランジスタをオフにして前記コンデンサをオープン状態としたうえで、第4のトランジスタをオンにするように構成する。

【選択図】 図1

職権訂正履歴（職権訂正）

|         |                             |
|---------|-----------------------------|
| 特許出願の番号 | 平成 11 年 特許願 第 3 5 9 6 2 2 号 |
| 受付番号    | 2 9 9 2 1 5 0 0 2 3 0       |
| 書類名     | 特許願                         |
| 担当官     | 角田 芳生 1 9 1 8               |
| 作成日     | 平成 12 年 1 月 1 3 日           |

<訂正内容 1>

訂正ドキュメント

明細書

訂正原因

職権による訂正

訂正メモ

【特許請求の範囲】の項目がないので加入します。

訂正前内容

【発明の名称】 光センサ回路

【請求項 1】

訂正後内容

【発明の名称】 光センサ回路

【特許請求の範囲】

【請求項 1】

出 願 人 履 歴 情 報

識別番号 [000005326]

1. 変更年月日 1990年 9月 6日

[変更理由] 新規登録

住 所 東京都港区南青山二丁目1番1号

氏 名 本田技研工業株式会社